Quy trình 12-layer 3D-TSV nổi bật với khả năng liên kết 12 chip DRAM thông qua 60.000 TVS (Throung Silicom Via), và đây là lý do tại sao công nghệ này được coi là một trong những quy trình khó khăn nhất để sản xuất hàng loại vì nó đòi hỏi độ chính xác cực kỳ cao. Độ dày của đóng gói vẫn ở mức 720micron, có nghĩa là các lớp DRAM ngày càng mỏng hơn, trong khi vẫn tạo nên hiệu suất chấp nhận được cho các sản phẩm cao cấp.
Hong-Joo Baek, Phó Chủ Tịch điều hành TSP (Test & System Package) tại Samsung Electronics cho biết: “Công nghệ đóng gói này sẽ cứu rỗi tất cả những điều phức tạp của bộ nhớ hiệu suất cực cao đang trở nên cực kỳ quan trọng, với rất nhiều ứng dụng thời đại mới như trí tuệ nhân tạo, điện toán hiệu suất cao.”
Bằng cách nâng cao số lớp từ tám lên mười hai, Samsung sẽ có thể sớm đưa vào sản xuất hàng loạt bộ nhớ băng thông cao HBM 24GB với dung lượng gấp ba lần bộ nhớ HBM 8GB hiện tại. Có nghĩa là Samsung sẽ mang đến DRAM có hiệu suất cao nhất cho các ứng dụng sử dụng nhiều dữ liệu trên thị trường.
Ngoài ra, công nghệ đóng gói 3D mới nhất của Samsung có thời gian truyền dữ liệu giữa các chip ngắn hơn so với công nghệ liên kết hiện tại, điều này sẽ giúp cho tốc độ nhanh hơn đáng kể và tiêu thụ điện năng thấp hơn, kết quả là sẽ gia tăng tính hiệu quả của sản phẩm.
